

Esame di Reti Logiche

3 luglio 2023

Domande di teoria: rispondere a tutte le domande

Progetto: sviluppare la macchina a stati e completare il diagramma temporale

1. Logica combinatoria (5 pts)

Si trattino i seguenti punti:

- Si discuta il funzionamento di un multiplexer 2 a 1 e se ne mostri una possibile realizzazione mostrando la tabella di verità, la sua semplificazione tramite mappe di Karnaugh, ed il circuito relativo.
- Si discuta il problema delle alee nel multiplexer, mostrando un esempio completo di diagramma temporale. Si mostri come sia possibile eliminare le alee usando le mappe di Karnaugh.

00	0
01	0
10	1
11	1

2. Codice VHDL (4 pts)

Si sviluppi il codice VHDL dell'entità e dell'architettura di un **contatore binario sincrono a 4 bit**, in grado di contare in avanti e all'indietro, con **clock**, **reset asincrono**, **inizializzazione sincrona**, **count enable**, ingresso che indichi la direzione di conteggio (**up**: se **0** conta **all'indietro**, se **1** conta **in avanti**), uscita parallela del conteggio ed uscita di terminal count.

3. Analisi circuito sequenziale (5 pts)

Si consideri il circuito sequenziale mostrato in figura, costituito da due flip flop di tipo JK. In un flip flop di tipo JK, l'uscita segue la tabella mostrata a fianco:

- Se $J = K = 0$ l'uscita mantiene il valore precedente
- Se $J = 1$ e $K = 0$ l'uscita va a valore 1 (set)
- Se $J = 0$ e $K = 1$ l'uscita va a valore 0 (reset)
- Se $J = 1$ e $K = 1$ l'uscita commuta rispetto al valore precedente


Si completi la tabella degli stati proposta, e si derivi il diagramma a stati supponendo che lo stato iniziale sia $A = 0, B = 0$. (nota: gli ingressi J dei due flip flop sono mantenuti al valore costante 1)

J	K	A_{n+1}
0	0	A
0	1	0
1	0	1
1	1	A'

tabella della verità di un flip flop JK

Stato presente		Ingressi dei flip flop				Stato futuro	
A	B	J_A	K_A	J_B	K_B	A_{n+1}	B_{n+1}
✓ 0	0	1	1	1	0	1	1
0	1	1	0	1	0	1	1
1	0	1	1	1	1	0	1
✓ 1	1	1	0	1	1	1	0

tabella degli stati da completare



circuito sequenziale da analizzare


B' vero?

4. Progetto

Si richiede di

- (12 pts) Progettare la macchina a stati finiti mostrando e *commentando* il diagramma degli stati
- (4 pts) Completare il diagramma temporale allegato

Ricodifica di un segnale



Ricodifica di un segnale

Un possibile schema implementativo è mostrato in figura. Il circuito è costituito semplicemente da una macchina a stati finiti **MSF**, che legge l'ingresso **S** e produce l'uscita **P**, e da un contatore **CONT** usato dalla macchina a stati per contare il numero di volte che il dato di ingresso non cambia valore.

Il contatore **CONT** dispone dei seguenti segnali sincroni:


- **init**: quando attivo, inizializza il contatore a 0.
- **enable**: quando attivo, abilita il contatore al conteggio (count enable).
- **tc**: quando attivo, indica che il conteggio è terminato (terminal count).

Il contatore si comporta come una macchina di **Moore**.

Funzionamento e progetto.

Nel funzionamento, la macchina a stati osserva l'ingresso e imposta l'uscita in base al suo valore (ritardata di un ciclo di clock). Contemporaneamente abilita il contatore al conteggio o ne inizializza il valore in base al segnale di ingresso, e verifica lo stato del terminal count per determinare se e quando cambiare il segnale di uscita. Il funzionamento riprende quindi dall'inizio in modo continuativo.

- (12 pts) Si progetti una macchina a stati in grado di funzionare come dispositivo di controllo, seguendo le indicazioni relative al funzionamento. Attenzione: a seconda della particolare realizzazione (e.g., con o senza uscite condizionate), il valore di fondo scala del contatore dovrà essere adattato. Si definisca quindi il valore di fondo scala del contatore (cioè il valore durante il quale il terminal count deve essere attivo) in modo che la macchina a stati ed il contatore funzionino correttamente.
- (4 pts) Completare il diagramma temporale. Ricordarsi di indicare lo stato. Si indichi il valore del contatore nella riga **CONT**.




Ricodifica di un segnale

In un sistema di telecomunicazioni si vuole interporre un filtro ad un segnale digitale che eviti che il segnale permanga allo stesso valore (0 oppure 1) per più di un certo periodo.

Per fare questo, una macchina a stati legge il valore di un ingresso digitale S e conta il numero delle volte che il segnale permane allo stesso valore del ciclo di clock precedente. Se il conteggio è inferiore a 4, il segnale viene propagato all'uscita, semplicemente **ritardato di un ciclo di clock**. In caso contrario, il segnale viene propagato **in forma complementare** per un ciclo di clock. Dopo la complementazione, il conteggio viene riportato a zero e si ricomincia. Analogamente, se il segnale di ingresso commuta, il conteggio viene riportato a zero, perché si contano solo i bit consecutivi dello stesso valore.

Un esempio è mostrato nella seguente figura: la freccia indica i bit che sono stati sostituiti nell'uscita.



Dopo quattro 0 consecutivi, il bit a 0 in ingresso diventa un 1 in uscita

Dopo quattro 1 consecutivi, il bit a 1 in ingresso diventa uno 0 in uscita